（归档）数字电子技术实验

本课程为考查课，无期末考试。 六次实验，每次实验是 4 学时，任务量比较大，建议提前预习。

在线资源

• Verilog 教程 (菜鸟教程)：推荐预习教程，软硬件结合实验必备。
• Easy 云课堂：实验报告提交与预习平台。电脑版建议使用网页端。

学习建议

听课建议：先讲一小会儿原理和注意事项（需要听一下，因为有些器材的使用方法不那么直观）。然后就自己做实验，有问题可以问助教。

对于硬件实验（利用 74 系列中规模集成芯片完成的实验），主要考查的是细心程度。

1. 上课前就设计好电路，并仔细分析其正确性，边上课边搭建电路大概率不能按时完成。
2. 有同学接线时候贪快，总是接错线，到最后总要在密密麻麻的线里面找错误，这是非常费时费力的。与其犯了错误事后缝缝补补，不如一开始就耐住性子认真做好。

对于软硬件结合的实验（利用 Verilog 语言 + FPGA 实现逻辑电路），由于课上能学习 Verilog 的时间很少（基本都要用来完成任务），讲解的 Verilog 语法也很有限，大家在上数字电子技术实验有关 Verilog 的内容前，务必认真预习！

课程安排

六次实验，每次实验是 4 学时，任务量比较大。

相关链接

• https://github.com/MaxwellJay256/FPGALab_2024

预习与提交要求

1. 实验报告在 Easy 云课堂（微信小程序或网页端网上提交），无需提交纸质版。
2. 关于预习题（2024 春更新）：上课前已经不需要打印纸质版预习题，但仍需在 Easy 云课堂上完成预习题后方可看到当次实验的具体内容（实验任务、指导书、教学视频等）。
3. 早期要求（仅供参考）：上课前需要完成预习题并打印出纸质版，当堂检查。

资料下载

如果你是校内学生，可点击如下「内网网盘」按钮查看本门课程的电子书、课件和实验软件等。

参与

《HITSZ 自动化课程攻略共享计划》是所有同学都可以参与编写的，如果你有好的笔记或者资料，欢迎前往我们的 GitHub 进行参与，也可以发邮件至 📮hi@hoa.moe 联系我们，我们会在收到的第一时间进行答复。